Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
ispXPLD 5512MX Logic Signal Connections (Continued)
sysIO
Bank
1
—
1
1
1
1
1
1
1
1
1
1
1
—
—
—
1
1
1
1
1
1
1
1
1
1
1
—
1
—
1
1
1
—
1
1
2
2
—
—
2
2
2
LVDS
Pair
13P
—
13N
14P
14N
15P
15N
16P
16N
17P
17N
18P
18N
—
—
—
19P
19N
20P
20N
21P
21N
22P
22N
—
23P
23N
—
24P
—
24N
25P
25N
—
26P
26N
27P
27N
—
—
28P
28N
29P
Primary Macrocell/ Alternate Outputs Alternate 208 PQFP 256 fpBGA 484 fpBGA
Function
Macrocell 1 Macrocell 2 Input Pin Number Ball Number Ball Number
B24
A16
—
B25
—
T4
V6
VCCO1
B26
—
—
—
57
VCCO1
VCCO1
A18
—
B27
—
T5
V7
B28
A20
—
B29
—
R4
Y5
B30
A22
—
B31
—
N6
AA5
C0
—
—
C1
—
R5
Y6
C2
—
—
C3
—
P6
Y7
C4
—
—
C5
—
—
AA6
C8
—
—
C9
—
—
AA7
C10
—
—
C11
—
—
W7
C12
—
—
C13
—
M71
V8
C16
—
—
C17
—
T6
W8
C18
—
—
C19
—
R6
U9
GND0 (Bank 1)
—
—
—
—
GND (Bank 1) GND (Bank 1)
CFG0
—
—
—
58
L8
U10
VCCO1
C24
—
—
—
—
B16
D16
C25
59
VCCO1
T7
VCCO1
AB7
C26
B17
D17
C27
60
R7
AA8
C28
B18
D18
C29
61
N7
AB8
D0
B19
D19
D1
62
P7
AB9
D2
B20
D20
D3
63
T8
W9
D4
B21
D21
D5
64
R8
Y9
D6
B22
D22
D7
65
M8
AB10
D8
B23
D23
D9
66
P8
AA10
D10/VREF1
—
—
D11
67
L9
W10
D12
B24
D24
D13
68
N8
Y10
D16
B25
D25
D17
69
M9
Y11
GND (Bank 1)
—
—
—
70
GND (Bank 1) GND (Bank 1)
D18
B26
D26
D19
71
N10
V9
VCCO1
D20
—
—
—
72
B27
D27
D21
73
VCCO1
T9
VCCO1
V10
D22
B28
D28
D23
74
T10
AA11
D24
B29
D29
D25
75
R9
AB11
VCC
—
—
—
76
VCC
VCC
D26
B30
D30
D27
77
P9
U11
D28
B31
D31
D29
78
N9
V11
E0
F0
H0
E1
79
T11
AB12
E2
F1
H1
E3
80
T12
AA12
GND
—
—
—
81
NC
GND
GND
—
—
—
—
GND
GND
E4
F2
H2
E5
82
P10
Y12
E6
F3
H3
E7
83
R10
AA13
E8
F4
H4
E9
84
R11
V12
58