Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
ispXPLD 5512MX Logic Signal Connections
sysIO
Bank
0
0
0
0
0
—
0
—
0
0
0
0
0
0
0
0
0
—
0
—
0
0
0
—
0
0
0
0
0
—
0
—
0
—
0
0
0
0
0
0
—
—
LVDS Primary Macrocell/ Alternate Outputs Alternate 208 PQFP 256 fpBGA 484 fpBGA
Pair
Function
Macrocell 1 Macrocell 2 Input Pin Number Ball Number Ball Number
109N
O30
O11
P18
O31
208
C4
B4
109P
O28
O10
P16
O29
1
E4
A4
110N
O26
M17
O17
O27
2
B1
B3
110P
O24
M16
O16
O25
3
C1
A3
111N
O22
M15
O15
O23
4
D3
F5
—
111P
VCCO0
O20
—
—
—
5
M14
O14
O21
6
VCCO0
C2
VCCO0
G6
—
GND (Bank 0)
—
—
—
7
GND (Bank 0) GND (Bank 0)
112N
O18
M13
O13
O19
8
E3
H6
112P
O16
M12
O12
O17
9
D2
G5
113N
O14
O9
P14
O15
—
—
D3
113P
O12
O8
P12
O13
—
—
D2
114N
O10
O7
P10
O11
—
—
E4
114P
O8
O6
P8
O9
—
—
E3
115N
O6
O5
P6
O7
—
—
F4
115P
O4
O4
P4
O5
—
—
G4
116N
O2
O3
P2
O3
—
—
C2
—
116P
VCCO0
O0
—
—
—
—
VCCO0
VCCO0
O2
P0
O1
—
—
C1
—
GND (Bank 0)
—
—
—
—
GND (Bank 0) GND (Bank 0)
117N
P30
O1
—
P31
—
D1
F3
117P
P28
O0
—
P29
—
E1
G3
118N
P26
O31
—
P27
—
F4
H4
—
VCC
118P
P24
—
—
—
10
VCC
VCC
O30
—
P25
—
F5
J4
119N
P22
M11
O11
P23
11
E2
H5
119P
P20/CLK_OUT0
M10
O10
P21
12
F2
J5
120N
P18
M9
O9
P19
13
F1
E2
120P
P16
M8
O8
P17
14
G1
F2
—
GND
—
—
—
15
GND
GND
121N
P14
M7
O7
P15
16
F3
D1
—
121P
VCCO0
P12
—
—
—
17
VCCO0
VCCO0
M6
O6
P13
18
G5
E1
—
GND (Bank 0)
—
—
—
19
GND (Bank 0) GND (Bank 0)
122N
P10
M5
O5
P11
20
H5
J3
122P
P8/PLL_RST0
M4
O4
P9
21
G4
H2
123N
P6
—
—
P7
22
G3
G2
123P
P4/PLL_FBK0
—
—
P5
23
H3
G1
124N
P2
—
—
P3
24
G2
H1
124P
P0
—
—
P1
25
H1
J1
GCLK0P
GCLK0
—
—
—
26
H2
N7
—
VCCJ
—
—
—
See Power Supply and
NC Connections Table
56