ISPXPLD5256MX View Datasheet(PDF) - Lattice Semiconductor

Part Name

Description

MFG CO.

ISPXPLD5256MX

3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD™ Family

Lattice Semiconductor 

Lattice Semiconductor

ispXPLD 5000MX Family Data Sheet

ispXPLD 5000MX Family Timing Adders (Continued)

Parameter

HSTL_I_out

HSTL_III_out

HSTL_IV_out

LVDS_out

LVPECL_out

PCI_out

SSTL2_I_out

SSTL2_II_out

SSTL3_I_out

SSTL3_II_out

Description

Base

-4

-45

-5

-52

-75

Param. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Units

Using HSTL 2.5V,

Class I

tIOBUF,

tIOEN,

tIODIS

Using HSTL 2.5V,

Class III

tIOBUF,

tIOEN,

tIODIS

Using HSTL 2.5V,

Class IV

tIOBUF,

tIOEN,

tIODIS

Using Low

Voltage Differen-

tial Signaling

(LVDS)

tIOBUF,

tIOEN,

tIODIS

— 0.5 — 0.5 — 0.5 — 0.5 — 0.5 ns

— 0.6 — 0.6 — 0.6 — 0.6 — 0.6 ns

— 0.6 — 0.6 — 0.6 — 0.6 — 0.6 ns

— 0.8 — 0.8 — 0.8 — 0.8 — 0.8 ns

Using Low

Voltage PECL

tIOBUF,

tIOEN,

tIODIS

Using PCI

Standard

tIOBUF,

tIOEN,

tIODIS

Using SSTL 2.5V,

Class I

tIOBUF,

tIOEN,

tIODIS

Using SSTL 2.5V,

Class II

tIOBUF,

tIOEN,

tIODIS

Using SSTL 3.3V,

Class I

tIOBUF,

tIOEN,

tIODIS

Using SSTL 3.3V,

Class II

tIOBUF,

tIOEN,

tIODIS

— 0.3 — 0.3 — 0.3 — 0.3 — 0.3 ns

— 0.6 — 0.6 — 0.6 — 0.6 — 0.6 ns

— 0.3 — 0.3 — 0.3 — 0.3 — 0.3 ns

— 0.5 — 0.5 — 0.5 — 0.5 — 0.5 ns

— 0.2 — 0.2 — 0.2 — 0.2 — 0.2 ns

— 0.4 — 0.4 — 0.4 — 0.4 — 0.4 ns

Timing v.1.8

42

Share Link: